(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-241452 (P2000-241452A)

(43)公開日 平成12年9月8日(2000.9.8)

(51) Int.Cl.7		識別記号	FΙ		7	-7]-ド(参考)
G 0 1 R	1/073		G 0 1 R	1/073	E	2G011
	1/067			1/067	G	4M106
H01L	21/66		H01L	21/66	В	

審査請求 未請求 請求項の数6 OL (全 5 頁)


(21)出願番号	特願平11-39284	(71) 出願人 000219967
		東京エレクトロン株式会社
(22)出願日	平成11年2月17日(1999.2.17)	東京都港区赤坂5丁目3番6号
		(72)発明者 萩原 順一
		山梨県韮崎市藤井町北下条2381番地の1
		東京エレクトロン山梨株式会社内
		(74)代理人 100096910
		弁理士 小原 肇
		Fターム(参考) 20011 AA15 AA21 AB01 AB07 AC21
		AEO3
		4M106 AA01 AA02 BA01 BA14 DD03
		DD10

(54) 【発明の名称】 プロービングカードの製造方法

(57).【要約】

【課題】 従来のプロービングカードの製造方法は、手作業でタングステンワイヤーからプローブを作製し、取り付けていたため、プロービングカードがICチップの 微細化に伴ってプローブが微小化すると、手作業によるプローブの作製のみならずプローブの取り付けが難しくなり、況してICチップの同測数が多くなればなるほどプローブの配列数が増え、手作業によるプロービングカードの製造が益々難しくなる。

【解決手段】 本発明のプロービングカードの製造方法は、プローブ本体4Aの曲線形状を有する型ブロック10にその表面形状に沿って所定の深さの溝11をプローブ4の配列に合わせて設ける工程と、各溝11に離型用薄膜12を設ける工程と、型ブロック10を介して各プローブ本体4Aの一端を基板2に形成された電極パッド3に接続すると共に各プローブ本体4Aの他端に接触用端子4Bを接続してプローブ4を形成する工程と、型ブロック10からプローブ4を剥離する工程とを有する。



【特許請求の範囲】

【請求項1】 被検査体に形成された複数の素子に、基板上に配置された所定の曲線形状に形成された複数のプローブを接触させて上記各素子の電気的特性検査を行うプロービングカードの製造方法であって、上記プローブ本体の曲線形状を有する型ブロックにその表面形状に沿って所定の深さの溝を上記プローブの配列に合わせて設ける工程と、上記各溝に離型用薄膜を設ける工程と、上記各離型用薄膜に導電性材料を積層して上記プローブ本体を設ける工程と、上記型ブロックを介して上記各プローブ本体の一端を上記基板に形成された電極に接続すると共に上記各プローブ本体の他端に接触用端子を接続してプローブを形成する工程と、上記型ブロックから上記プローブを剥離する工程とを有することを特徴とするプロービングカードの製造方法。

【請求項2】 上記プローブの配列パターンを上記溝の深さによって設定することを特徴とする請求項1に記載のプロービングカードの製造方法。

【請求項3】 上記離型用薄膜をPVD法により設けることを特徴とする請求項1または請求項2に記載のプロービングカードの製造方法。

【請求項4】 上記離型用薄膜としてチタン膜を設ける ことを特徴とする請求項1~請求項3のいずれか1項に 記載のプロービングカードの製造方法。

【請求項5】 上記導電性材料を電気メッキにより積層 することを特徴とする請求項1~請求項4のいずれか1 項に記載のプロービングカードの製造方法。

【請求項6】 上記導電性材料として少なくともニッケルを用いることを特徴とする請求項1~請求項5のいずれか1項に記載のプロービングカードの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、被検査体の電気的 特性検査を行う際に用いられるプロービングカードの製 造方法に関する。

[0002]

【従来の技術】被検査体、例えば半導体ウエハ(以下、単に「ウエハ」と称す。)に多数形成されたメモリ回路やロジック回路等のICチップの電気的特性検査を行う場合にはコンタクタとしてプロービングカードが用いられる。このプロービングカードは検査時にウエハの電極用パッドと接触した時にテスタとICチップ間で検査用信号の授受を中継する役割を果たしている。このプロービングカードは、例えばICチップ上に形成された複数の電極パッドに対応したワイヤータイプのプローブを複数有し、各プローブと各電極パッドとをそれぞれ電気的に接触させてICチップの検査を行うようにしている。【0003】ところで最近、ICチップの集積度が高まって電極パッドの数が急激に増加すると共に電極パッドの配列が益々狭ピッチ化している。これに伴ってプロー

ビングカードのプローブの本数が急激に増加し、狭ピッチ化している。しかも、ウエハの大口径化に伴ってウエハ内のICチップ数が急激に増加し、検査に長時間を要し、検査時間の短縮が重要課題になっている。そこで、プロービングカードによって検査を行う場合にも、ICチップを1個ずつ検査するのではなく、同時に検査するICチップの数(同測数)を増やし、検査時間を短縮するようにしている。このようなプロービングカードを製造する従来の方法は、例えばタングステンワイヤーを一本ずつ所定形状に曲げてプローブを製作し、各プローブを一本ずつ手作業で支持体に取り付けていた。

[0004]

【発明が解決しようとする課題】しかしながら、従来のプロービングカードの製造方法は、手作業でタングステンワイヤーからプローブを作製し、取り付けていたため、プロービングカードがICチップの微細化に伴ってプローブが微小化すると、手作業によるプローブの作製のみならずプローブの取り付けが難しくなり、況してICチップの同測数が多くなればなるほどプローブの配列数が増え、手作業によるプロービングカードの製造が益々難しくなる。

【0005】本発明は、上記課題を解決するためになされたもので、素子の微細化、その同測数の増加に伴って多ピン化に対応するワイヤータイプのプロービングカードを自動的に製造することができるプロービングカードの製造方法を提供することを目的としている。

[0006]

【課題を解決するための手段】本発明の請求項1に記載のプロービングカードの製造方法は、被検査体に形成された複数の素子に、基板上に配置された所定の曲線形状に形成された複数のプローブを接触させて上記各素子の電気的特性検査を行うプロービングカードの製造方法であって、上記プローブ本体の曲線形状を有する型ブロックにその表面形状に沿って所定の深さの溝を上記プローブの配列に合わせて設ける工程と、上記各溝に離型用薄膜を設ける工程と、上記各離型用薄膜に導電性材料を積層して上記プローブ本体を設ける工程と、上記型ブロックを介して上記各プローブ本体の一端を上記基板に形成された電極に接続すると共に上記各プローブ本体の他端に接触用端子を接続してプローブを形成する工程と、上記型ブロックから上記プローブを剥離する工程とを有することを特徴とするものである。

【0007】また、本発明の請求項2に記載のプロービングカードの製造方法は、請求項1に記載の発明において、上記プローブの配列パターンを上記溝の深さによって設定することを特徴とするものである。

【0008】また、本発明の請求項3に記載のプロービングカードの製造方法は、請求項1または請求項2に記載の発明において、上記離型用薄膜をPVD法により設けることを特徴とするものである。

- 2

【0009】また、本発明の請求項4に記載のプロービングカードの製造方法は、請求項1~請求項3のいずれか1項に記載の発明において、上記離型用薄膜としてチタン膜を設けることを特徴とするものである。

【0010】また、本発明の請求項5に記載のプロービングカードの製造方法は、請求項1~請求項4のいずれか1項に記載の発明において、上記導電性材料を電気メッキにより積層することを特徴とするものである。

【0011】また、本発明の請求項6に記載のプロービングカードの製造方法は、請求項1~請求項5のいずれか1項に記載の発明において、上記導電性材料として少なくともニッケルを用いることを特徴とするものである。

【0012】以下、図1~図8に示す実施形態に基づいて本発明を説明する。本実施形態により製造されるプロービングカード1は、例えば図1に示すように、セラミックスによって形成された基板2と、この基板2表面に複数(例えば、4行4列のマトリックス状に配置された16個)のICチップそれぞれの電極パッド(図示せず)に対応して配列された30~60 μ m角の複数の電 20極パッド3と、各電極パッド3それぞれに後述のようにして設けられるプローブ4(図5参照)とを備え、マトリックス状に配置されたワイヤータイプのプローブ4で16個のICチップを同時に検査することができるようになっている。そして、本発明のプロービングカードの製造方法ではプローブの作製作業及び基板2上へのプローブの取付作業をそれぞれ自動化している。

【0013】本実施形態では、図2の(a)、(b)で 示す型ブロック10を用いてワイヤータイプのプローブ 4を自動的に作製する。この型ブロック1は、図2の (a)に示すように、金属または合成樹脂によりプロー ブ4の側面形状に即した段差を持って形成されている。 この型ブロック10でプローブ4を作製する場合には、 例えば、まず始めに型ブロック10の段差表面にレジス トが塗布された後、レーザビームが照射され、型ブロッ ク10の段差表面にプローブ4の配列に即した位置に所 定の深さの溝11が図2の(b)で示すように設けられ る。基板2上でのプローブ4の配列パターンは溝11の 深さを適宜変えることによって設定される。例えば、図 1の場合であれば、基板2上の6個の電極パッド3の 内、長手方向の右から1、2、6番目の電極パッド3と 3、4、5番目の電極パッド3は距離Dだけ座標位置が ずれたパターンになっている。従って、前者の電極パッ ド3に取り付けるプローブ4のための溝11は後者の電 極パッド3に取り付けるプローブ4のための溝11より も寸法Dだけ深く形成する。溝11の深さはレーザビー ムの照射時間の長短によって適宜変えることができる。 【0014】図2の(b) に示す溝11が型プロック1 0に設けられた後、型ブロック10の各溝11に導電性 材料からなる離型用薄膜 1 2 が設けられる。離型用薄膜 50

12は溝11内に形成されたプローブ本体4Aを溝11 から剥離する場合の犠牲層としての役割を有すると共に 電気メッキによりプローブ本体 4 A を形成する場合の電 極としての役割を有している。溝11内に離型用薄膜1 2を設ける場合には治具20が用いられる。この治具2 0は例えば板状に形成され、その表面には図3に示すよ うに型ブロック10を収納する横方向の断面形状が例え ばV字状を呈する収納溝21が複数形成されている。そ して、成膜時には治具20の各収納溝21内に型ブロッ ク10が配置され、図3に示すように複数の型ブロック 10が収納された状態でスパッタリング方式、真空蒸着 方式等のPVD装置内に装着される。例えばスパッタリ ング方式で離型用薄膜 12を成膜する場合にチタンがタ ーゲットとして用いられ、図3に矢印で示すようにター ゲットからスパッタリングされたチタン粒子が型ブロッ ク10の溝11内に積層されてチタン薄膜が離型用薄膜 12として形成される。チタン薄膜は例えば0.3~ 5 μ m の 厚 さ に 形成 さ れる。

【0015】溝11内に離型用薄膜12が形成された後、例えば従来公知の電鋳処理を用いて導電性材料であるニッケルイオンが溝11内の離型用薄膜12表面にメッキされニッケル層として積層される。ニッケル層の厚みは例えば電極パッド3の寸法(30~60 μ m)に即して形成される。このニッケル層がプローブ本体4Aとなる。

【0016】各型ブロック10にそれぞれ一列分のプローブ本体4Aが形成された後、型ブロック10が図1に示すように基板2上に配置され、型ブロック10を介して基板2上でプローブ4が作製される。例えば予め基板2表面にワックス等を塗布し、その塗布面を電極パッド3表面と面一に揃えておく。そして、図1に示すように型ブロック10のプローブ本体4Aの下端が基板2の対応する電極パッド3に位置合わせされた状態で型ブロック10が基板2上に載置された後、プローブ本体4Aの下端が例えば抵抗溶接等の手段で電極パッド3に溶着される。次いで、型ブロック10の各プローブ本体4Aに対応する複数の接触用端子4Bが各プローブ本体4Aの上端に位置合わせされた状態で抵抗溶接によりプローブ本体4Aに対して溶着される。

【0017】型ブロック10が一体化した基板2がフッ酸溶液中に浸漬されると、離型用薄膜12であるチタン薄膜が溶解し、プローブ本体4Aが型ブロック10の溝11から剥離可能な状態になる。そこで、型ブロック10を基板2から外すと、基板2上に図5に示すプローブ4が一列分だけ形成される。後は、同様の手順を繰り返して他のプローブ4が基板2上に設けられ、所定本数のプローブ4を有する図6に示すプロービングカード1が作製される。

【0018】ところで、接触用端子4Bは例えば図4に示すようにバンプ(例えば、四角錘台状に形成されてい

5

る) 4 C とバンプを 4 C を支持する支持部材 4 D とから なっている。この接触用端子4Bは例えばLIGA(Lit hograph ie ,Ga Ivano formung ,Ab formung) プロセスを用い て作製される。即ち、図7の(a)に示すように例えば シリコン基板31表面にシリコン酸化膜31Aが形成さ れた後、その表面にレジスト膜32が塗布される。次い で、シリコン基板31が型ブロック10のプローブ4に 従って配列されたバンプ4Cのパターンを有するフォト マスク33を介して露光された後、レジスト膜32が現 像処理されると、同図に示すようにレジスト膜32に四 10 角形の孔32Aが形成される。引き続き、孔32Aの部 分のシリコン酸化膜31Aが除去され、シリコン基板3 1に異方性エッチングが施されると、同図の(b)に示 すように逆四角錐台状の孔31Bが形成される。次い で、レジスト膜32及びシリコン酸化膜31Aが除去さ れる。更に、同図(c)に示すようにシリコン基板31 の表面に酸化膜34が形成され、その表面にチタン膜3 5が形成される。次いで、レジストが塗布され、孔31 Bに相当する部分のレジスト膜が露光、現像処理により 除去されて孔31Bが開口された後、タングステンカー バイドーコバルト合金がスパッタリングされ、同図の

(d)に示すようにシリコン基板31の孔31Bがタングステンカーバイドーコバルト合金で埋められてバンプ4Cが形成される。シリコン酸化膜34はバンプ4Cをシリコン基板31の孔31Bから分離する時の分離層となり、チタン膜35がバンプ4Cを形成するタングステンカーバイドーコバルト合金の金属拡散防止用のバリア層になる。

【0019】しかる後、図8の(a)に示すようにポリメチルメタクリレート(PMMA)を含有し透明度の高いレジストがシリコン基板31表面に塗布されて犠牲層36が形成され、この犠牲層36に対して所定のフォトマスクを介して露光、現像処理が施され、バンプ4Cの支持部材4Dを形成するための孔36Aが形成される。次いで、図8の(b)に示すように電鋳処理により例えばニッケルで孔36Aが埋められ、バンプ4Cと支持部材4Dからなる接触用端子4Bが形成される。次いで、このシリコン基板31に形成された各接触用端子4Bが上述のようにして型ブロック10に転写されプローブ4が作製される。

【0020】以上説明したように本実施形態によれば、プローブ本体4Aの曲線形状を有する型ブロック10にその表面形状に沿って所定の深さの溝11をプローブ4の配列に合わせて設けた後、これらの各溝11に離型用薄膜12を設け、更に、各離型用薄膜12上に導電性材料としてニッケルを積層してプローブ本体4Aを設けるようにしたため、ワイヤータイプのプローブ4を手作業によることなく自動的に製造することができる。しかも、各プローブ本体4Aの一端に型ブロック10を介して接触用端子4Bを接続すると共に各プローブ本体4A 50

の他端を基板2に形成された電極パッド3に接続した後、型プロック10からプローブ4を剥離するようにしたため、一本一本のプローブ4を手作業により取り付けるという面倒な作業を自動化することができる。

【0021】また、本実施形態によれば、型ブロック10に設ける際に、溝11の深さをレーザビームの照射時間の長短によりプローブ4の座標位置に合わせて設定するようにしたため、プローブ4の配列パターンに柔軟に対応することができる。また、離型用薄膜12をPVD法により設けるようにしたため、例えば溝11内にチタン薄膜等の離型用薄膜12を均一で極めて薄い状態で成膜することができる。更に、ニッケル等の導電性材料を電鋳処理により積層するようにしたため、手作業では作製困難な小さなプローブであっても複数本を同時且つ均一に自動的に作製することができる。

【0022】尚、上記実施形態ではプローブ本体4Aをニッケルにより作製する場合に説明したが、プローブ本体はニッケルに制限されるものではなく、プローブ本体はその他ニッケル合金等のバネ性のある金属で作製したものであれば良い。また、プローブ本体の曲線形態も上記実施形態に何等制限されるものではなく、被検査体に種類に応じて適宜変更することができる。

[0023]

【発明の効果】本発明の請求項1~請求項6に記載の発明によれば、素子の微細化、その同測数の増加に伴って多ピン化に対応するワイヤータイプのプロービングカードを自動的に製造することができるプロービングカードの製造方法を提供することができる。

【図面の簡単な説明】

【図1】本発明のプロービングカードの製造方法の一実 施形態に用いられる基板を示す平面図である。

【図2】本実施形態に用いられる型ブロックの一例を示す図で、(a)は型ブロックそのものを示す斜視図、

(b)はプローブ本体用の溝を設けた型ブロックを示す 斜視図である。

【図3】図2の(b)に示す型ブロックの溝に離型用薄膜を設ける方法を示す説明図である。

【図4】図2の(b) に示す型ブロックを用いてプローブ本体を基板に接続する状態の説明図である。

【図5】本実施形態により作製されたプロービングカー ドの要部を拡大して示す斜視図である。

【図6】本実施形態により作製されたプロービングカードの一部を示す側面図である。

【図7】(a)~(d)は本実施形態で製造されるプロービングカードの接触用端子のバンプを作製する手順を示す工程図である。

【図8】(a)及び(b)は図7のバンプに支持部材を接合する手順を示す工程図である。

【符号の説明】


o 1 プロービングカード

- 3 電極パッド
- 4 プローブ
- 4 A プローブ本体

2 セラミック基板


- 4 B 接触用端子
- 10 型ブロック
- 11 溝
- 12 離型用薄膜 (チタン薄膜)

【図2】




【図3】

【図1】



21 21 21 12 離型用溥膜 11 4A 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11 20 11





(b)


(c)

(d)

【図4】







【図8】

